
伊利諾大學的一個研究團隊率先開發出一種基於垂直整合的新型矽基電路堆疊工藝,為延續摩爾定律開闢了一條全新的途徑——當傳統的平面縮放技術面臨物理極限時,三維空間便成為提升晶片效能的關鍵突破點。
這項技術摒棄了傳統上不斷縮小電晶體尺寸的做法,而是在單一晶片內通過精確堆疊多層超薄矽奈米薄膜,實現電晶體密度的大幅提高。同時,它還顯著縮短了互連距離,從而大幅提升運算密度,並降低功耗與延遲。
其核心創新之處在於採用滾輪輔助層壓工藝,將原子級厚度的單晶矽奈米薄膜無損轉移到預製的下層電路之上,確保各層間的高度精準對齊與優異的電學特性。研究人員指出,這種方法與現有的cmos製造線高度相容,具備明確的產業化潛力,有望加速高性能3d處理器及高頻寬存內運算晶片的部署。